



Europäische Union

Europa fördert Sachsen.

EFRE

Europäischer Fonds für regionale Entwicklung



**Durch die Europäische Union und die SAB geförderte F&E Projekte:**

Projekt	Laufzeit	Inhalt
<b>PHÖNIX</b> „Phänomene und Technologien neuer höchst-energie-effizienter nichtflüchtiger Speicher basierend auf high-k-Metal Gate-Konzepten mit flexiblen Anwendungsmöglichkeiten“	01.05.16-31.12.19	<p>Seit vielen Jahren ist die Halbleiterindustrie in der Lage die Transistoren der integrierten Schaltungen immer weiter, dem „Moore’schen“ Gesetz entsprechend, zu verkleinern, um immer mehr Funktionalität in einem integrierten Schaltkreis zu vereinen. Die ständige Verkleinerung der Strukturen stieß jedoch an eine Limitierung, dem zulässigen Leckstrom im Transistor. Um dem entgegenzuwirken, kam es zu einem Paradigmenwechsel in der Nutzung des Isolationsdielektrikums im Gate der Transistoren, es mussten hochpermeable Materialien mit größeren Schichtdicken eingesetzt werden. Dieser Übergang zu HKMG-Technologien ist für reine Logikanwendungen bereits erfolgt. Mit PHÖNIX wird nun auch der Paradigmenwechsel für NVM-Technologien angestrebt. Für Anwendungen des Internet of Things (IoT) werden Chips benötigt, welche die Funktionalität eines Computers in einem Chip erledigen, dem sogenannten System on Chips „SoCs“. Das Speicherelement eines SoCs ist ein nichtflüchtiger Speicher oder NVM. Bereits heute werden diese SoCs in Smart Cards, die jeder in Form einer Bank- oder Kreditkarte oder einem elektronischem Ausweis in seinem Portemonnaie trägt, oder im Auto in den Fensterhebern, dem Antiblockier-System (ABS) oder der Motorsteuerung eingesetzt. Für zukünftige IoT-Anwendungen werden NVM-Speicher mit besonders geringem Leistungsverbrauch benötigt, diese sollen mit dem FeFET-Prinzip realisiert werden. Andere Anwendungen mit äußerst hohen Zuverlässigkeitsanforderungen werden in Automobilen benötigt. Für dieses Einsatzgebiet wird die Flash-Zelle in HKMG realisiert.</p>
<b>USEP</b> "Universelle Sensor Plattform - a Unique Selling Point" Forschung und Entwicklung für Feld-programmierbare IoT Chips (FPIC) und Projektierung von Funktionsblöcken für dedizierte Anwenderklassen	15.08.17-31.03.21	<p>Seit vielen Jahren ist die Halbleiterindustrie in der Lage die Transistoren der integrierten Schaltungen immer weiter, dem „Moore’schen Gesetz“ entsprechend, zu verkleinern, um immer mehr Funktionalitäten in einem integrierten Schaltkreis zu vereinen. Inzwischen sind die Technologien so komplex geworden, dass es sich nur noch große Firmen leisten können, in diesen Technologien Schaltungen zu entwickeln, zu designen, einen Produktmaskensatz zu finanzieren und bei einer Foundry fertigen zu lassen.</p> <p>Die neue FDSOI-Technologie (Fully depleted Silicon on Insulator) vereint alle nötigen Eigenschaften, die viele Anwendungen im riesigen Feld der Internet of Things (IoT) brauchen. Viele KMUs könnten ihre Nische mit ihren Produktideen finden, viele könnten aber auch mit ihren Ideen auf riesiges Interesse stoßen und damit enorm wachsen. Das geht aber nur, wenn die Eintrittshürden dieser Firmen in die Hochtechnologien so weit wie möglich gesenkt werden.</p> <p>Das ist Gegenstand dieses Vorhabens. Zusammen mit den Fraunhofer Leistungszentrum soll versucht werden eine universelle Sensorplattform bereitzustellen, die eine große Zahl solcher Produkte abdecken kann. Dabei wird ebenso sehr auf hohe Sicherheitsanforderung an den Schutz vor Hackern als auch die flexible Anpassung der Plattform an die entsprechende Anwendung geachtet.</p> <p>Die Sensorplattform wird dabei Sensordaten auswerten und komprimieren, aber auch die Essenz dieser Daten über geeignete drahtlose Verbindung übertragen können.</p> <p>Die Diversifizierung kann im übrigen über die Anwendungssoftware gestaltet werden.</p>
<b>MOMENTUM</b> Entwicklung eines neuen 22FDX Halbleiter-Technologie-Knotens zum Industrie-Benchmark für den Kennwert „PPA“-Performance/Energieverbrauch/Flächenbedarf	01.11.18-31.10.21	<p>Die neue FDSOI-Technologie (Fully depleted Silicon on Insulator) vermag eine weitere Verringerung entsprechend dem „Moore’schen Gesetz“ Gesetz zu erreichen. Darüber hinaus hat diese Technologie einen gravierenden Vorteil gegenüber Bulk- und FinFET-Technologien: Die Leckströme sind erheblich kleiner und machen damit die Anwendungen für hochfrequente Anwendungen und solche im IoT möglich. In MOMENTUM sollen neue Methoden zur Verringerung der Variabilitäten erarbeitet werden. Dabei wird die Herausforderung von zwei Seiten angegangen: Von der Technologie und vom Design - Racyics erarbeite eine sogenannt Addpaktiv Body Biasing Schaltung, die als Regelkreis die Schwankungsbreite der ICS verkleinern hilft. Im Ergebnis des Vorhabens wird eine Technologie-Variante "FDX+" zur Verügung stehen, die Produkte mit konkurrenzlos geringer Leistungsaufnahme bei vergleichbar hohen Performance Kennwerten ermöglicht.</p>
<b>FD-REX</b> MOL and BEOL Prozessentwicklung zur Road-map Erweiterung für die FD-SOI Technologie am Standort Dresden (Fully Depleted SOI Roadmap EXtension)	01.02.19-31.05.22	<p>Das primäre Ziel des Projektes ist die 22FDX Technologie in Hinblick auf das Middle-of-Line (MOL) und Backend-Of-Line (BEOL) robuster zu machen, weitere Kosteneinsparungskonzepte zu treiben sowie Skalierungskonzepte für die zukünftige FD-SOI Road-Map in Fab1 Dresden für das MOL und BEOL zu erarbeiten. Dabei steht der Kennwert der Leistungsfähigkeit (Performance) pro aufgenommener Leistung (Power) und pro Chip-Fläche (Area) (PPA) im Mittelpunkt.</p>
<b>ARAMID</b> radAR für AutonoMes fahren einsetzbar von jeDermann (ARAMID)	01.10.19-30.09.22	<p>In ARAMID sollen neue günstige und energie-effiziente integrierte Schaltkreise für Radarsensoren rund ums Auto in der 22FDX Technologie erforscht werden, um die Verkehrssicherheit deutlich zu verbessern und in allen Fahrzeugklassen zu ermöglichen. Darüber hinaus bereiten diese Arbeiten teilautonomes und autonomes Fahren vor. Dabei helfen die Fraunhofer-Partner die Zuverlässigkeit der Technologie zu charakterisieren und zu verbessern und Semitec die Variabilität verschiedener wichtiger Einzelprozesse zu verringern. So sollen die Anforderungen der Automobilindustrie an die Technologie erfüllbar werden.</p>



Europäische Union

Europa fördert Sachsen.

EFRE

Europäischer Fonds für  
regionale Entwicklung



**Durch die Europäische Union und die SAB geförderte F&E Projekte:**

Projekt	Laufzeit	Inhalt
<b>BACKPLANE</b>  Deep-submicron CMOS-Prozßtechnologie für Ansteuerung von integrierten Mikrodisplays und Auswerteschaltungen von optischen Sensoren	01.01.20-31.12.21	Ziel des Vorhabens ist die Erforschung der Implementierung von deep-submicron (DSM) CMOS-Prozßtechnologie auf 300mm Wafersubstraten in Mikrodisplay-Backplanes und Auswerteschaltungen für optische Sensoren, z.B. Kameras. Diese werden als Voraussetzung zu Erlangung neuartiger Produkt-Merkmale sowie ökonomischer Effekte gesehen. Das Vorhaben zielt auf die Erforschung von Prinzipien sowie deren technologische Umsetzung für miniaturisierte Mikrodisplay- und Sensor-Pixelzellen basierend auf extrem platzsparenden deep-submicron SRAM-Strukturen sowie anderen Schaltungskomponenten. Entsprechend bieten solche Prozeßknoten, die derzeit ausschließlich auf 300mm Substratgröße gefertigt werden, das Potential für zwei grundsätzliche Richtungen der technologischen Forschung: a) Stromsparende Mikrodisplays bzw. Sensorschaltkreise mit extrem hoher Pixeldichte, vor allem für Augmented- und assisted-reality Anwendungen (wie hier via Digades geplant), sowie b) großflächige OLED-Mikrodisplays ( $\geq 1''$ Bildschirmdiagonale), z.B. für extrem hochauflösende virtual-reality Brillen sowie optische Sensoren (z.B. als Kamerachips).